對於AI等資料密集型的應用而言，資料傳輸是當前主要的效能瓶頸之一，同時也促使業界持續導入頻寬更大的介面技術，如PCIe 6.0與CXL 3.1。為滿足高效能運算(HPC)系統對頻寬的渴求，超微(AMD)日前推出業界第一款可支援PCIe 6.0與CXL 3.1的第二代Versal Premium FPGA。
超微資深副總裁暨自行調適與嵌入式運算事業群總經理Salil Raje表示，系統架構師持續尋找在更小的空間內裝入更多資料，並在系統各部分之間更有效率地移轉資料。第二代Versal產品組合的最新成員可幫助客戶提升整體系統吞吐量和記憶體資源利用率，以實現更高效能。該系列元件可支援業界最新的CXL 3.1和PCIe 6.0介面，實現領先業界的高頻寬主機CPU至加速器的連接。與支援PCIe Gen4或Gen5的FPGA相比，PCIe Gen6提供2至4倍的頻寬，而基於PCIe 6.0的CXL 3.1，則可在相似延遲的前提下，提供比CXL 2.1元件多一倍的頻寬，並支援更強大的結構(Fabric)和一致性功能。
此外，將第二代Versal Premium系列搭配超微的EPYC CPU，系統架構師可以用最新的CXL 3.1與PCIe 6.0介面連接CPU與FPGA，進一步對資料密集型應用進行加速，滿足快速的資料成長需求。CXL還帶來記憶體一致性的額外好處，有助於實現真正的異質(Heterogeneous)加速運算。
增加記憶體頻寬與利用率
第二代Versal Premium系列自行調適SoC能支援最快速度達到8533Mb/s的LPDDR5記憶體，實現更快速的資料傳輸和即時反應。與採用LPDDR4/5記憶體的同類型元件相比，此超高速的增強型DDR記憶體可將主機連接速度提升高達2.7倍。
連接CXL記憶體擴展模組可提供比單獨使用LPDDR5X記憶體多達2.7倍的總頻寬。因此，第二代Versal Premium系列使多個加速器實現可擴展的記憶體池化和的擴展，進而最佳化記憶體利用率並增加頻寬和容量。
透過為多個元件動態分配記憶體池，第2代Versal Premium系列自行調適SoC旨在改善多頭單邏輯元件(Multi-Headed Single Logic Device, MH-SLD)中的記憶體利用率，使其無需使用Fabric或交換機即可執行，同時支援最多兩個CXL主機。
加強資料安全性
第二代Versal Premium系列同時也搭載更強大的安全功能，為資料傳輸或儲存時提供更完善的保護能力。第二代Versal Premium是業界首款在硬體IP中支援整合PCIe完整性和數據加密(IDE)的FPGA元件。硬體DDR記憶體控制器內建的內聯加密功能可助力保護靜態資料，而400G高速加密引擎則能協助元件以高達2倍的線速保護使用者資料，從而實現更快速的安全資料交易註7。
第二代Versal Premium系列開發工具預計將於2025年第2季提供，隨後於2026年初提供晶片樣品。預計將於2026年下半年開始量產出貨。
